یک چیز مطمئن است – گره‌های کلاس N3 توسعه معماری‌های مبتنی بر چیپ‌لت را تسریع می‌کنند (RDNA 3 AMD به ذهن می‌رسد) با قالب‌های محاسباتی ساخته شده بر روی جدیدترین و بهترین گره و حافظه اضافی و قالب‌های I/O ساخته شده با استفاده از گره‌های بالغ‌تر راندمان هزینه بهتر و بازده قابل پیش بینی بیشتر.
TSMC قصد دارد N3P را در نیمه دوم سال 2024 به تولید انبوه برساند، در حالی که N3X تا سال 2025 آماده نخواهد شد. کارشناسان داخلی زنجیره تامین ادعا می کنند که پردازنده های گرافیکی Celestial اینتل جزو اولین پردازنده هایی خواهند بود که از گره دوم استفاده می کنند، اما ما باید صبر کن و ببین. همانطور که برای N3AE، این یک گره بهینه شده برای تراشه های مورد استفاده در برنامه های خودرویی است که در سال 2025 نیز در دسترس خودروسازان قرار خواهد گرفت.
در حال حاضر، TSMC از فناوری 3 نانومتری (N3) در تولید حجمی استفاده می کند – بیشتر آن برای سیلیکون اپل – و یک گره N3E در برنامه ریزی برای شروع تولید در نیمه دوم سال جاری است. از مزایای N3 می توان به بهبود سرعت 18 درصدی با همان قدرت N5 اشاره کرد که چگالی منطقی آن 1.6 برابر گره قدیمی تر است. همچنین در مقایسه با N3، پیچیدگی کمتری (و در نتیجه کم‌هزینه‌تر) برای استفاده دارد زیرا برای دستیابی به بهبود چگالی ادعایی نیازی به الگوسازی دوگانه EUV ندارد.
در هر صورت، اینتل فرصتی برای رسیدن به TSMC با گره های اینتل 20A و 18A دارد که اولین آنها در اواخر سال 2024 به تولید حجم می رسد. با تثبیت تجهیزات پیشرفته ASML EUV، ما منتظر هیچ معجزه ای نیستیم.
N3X با در نظر گرفتن محاسبات با کارایی بالا طراحی شده است، بنابراین انتخاب جذابی برای مواردی مانند CPU، GPU و شتاب دهنده های هوش مصنوعی خواهد بود. این امر باعث می‌شود که سرعت‌های ساعتی حداقل پنج درصد بالاتر از N3P به قیمت جریان‌های نشتی بالاتر (و در نتیجه نیاز به ولتاژهای بالاتر برای پایداری) فراهم شود. TSMC می‌گوید N3X از ولتاژهای حدود 1.2 ولت پشتیبانی می‌کند، به این معنی که این گره برای سخت‌افزارهای درجه سرور با سیستم‌های خنک‌کننده قوی مفید خواهد بود.
شاید زیاد به نظر نرسد، اما شبکه‌های انتقال برق پشتی برخی از مهم‌ترین نوآوری‌ها در فضای نیمه‌رسانا در سال‌های اخیر هستند. این روش نحوه تحویل نیرو به ترانزیستورهای روی یک تراشه را تغییر می‌دهد به گونه‌ای که بازده توان را بهبود می‌بخشد و چگالی منطقی قابل توجهی را بهبود می‌بخشد. بر اساس برآوردهای Applied Materials، انتقال قدرت پشتی امکان کاهش 20 تا 30 درصدی ناحیه سلول منطقی را فراهم می‌کند – معادل دو نسل لیتوگرافی که ارزش بهبود دارند.
این شرکت همچنین یک نقشه راه برای گره‌های فرآیند 2 نانومتری (N2) ترسیم کرده است که از ترانزیستورهای “نانوشیت” (معروف به دروازه همه‌جانبه یا GAAFET) استفاده می‌کند و امکان عملکرد حتی بهتر، بهره‌وری انرژی و افزایش تراکم ترانزیستور برای منطق، SRAM و مدارهای آنالوگ یک مزیت نسبت به ترانزیستورهای FinFET موجود، جریان نشتی کمتر است و دیگری این است که عرض کانال را می توان برای عملکرد بالاتر یا مصرف انرژی کمتر تنظیم کرد.
تصویر بزرگ: TSMC در حال پیشرفت در برنامه‌های گره فرآیند 3 نانومتری (N3) خود است و N3E اواخر امسال وارد تولید حجمی می‌شود. این شرکت برای اولین بار در چهار سال اخیر شاهد کاهش درآمد خود بود، اما با هزینه‌های R&D قابل توجهی پیش می‌رود تا اطمینان حاصل کند که گره‌های کلاس 2 نانومتری آن قبل از اینکه اینتل و سایرین بتوانند عقب‌نشینی کنند، آماده می‌شوند.
در مورد اینکه تا چه حد در طول فرآیند توسعه است، ترانزیستورهای نانوصفحه جدید در حال حاضر 80 درصد از مشخصات عملکرد هدف را برآورده می کنند، در حالی که میانگین بازده SRAM 256 مگابایتی در حال حاضر کمی بالای 50 درصد است. با توجه به برنامه ریزی تولید با حجم بالا برای سال 2025، این شرکت زمان زیادی برای بهبود این ارقام دارد.
این هفته، TSMC برخی از ویژگی‌های کلیدی فناوری‌های نود فرآیند فعلی و آینده خود را در سمپوزیوم فناوری آمریکای شمالی 2023 در سانتا کلارا، کالیفرنیا به نمایش گذاشت. نقشه راه این شرکت تایوانی شامل طیف وسیعی از فناوری‌های سیلیکونی جدید برای نیازهای مختلف صنعت است که تا سال 2026 ادامه دارد و کمتر از 1600 شریک و مشتری در این رویداد حضور دارند.
در غیر این صورت، TSMC ادعا می کند که N2 10 تا 15 درصد عملکرد بیشتر در همان توان N3 یا کاهش 25 تا 20 درصدی توان در همان ساعت ها ارائه می دهد. این شرکت همچنین خوشبین است که بتواند به تراکم تراشه های مختلط (SRAM، منطقی و آنالوگ) با N2 دست یابد که در مقایسه با N3E بیش از 15 درصد بیشتر است.
از سال آینده، TSMC مجموعه 3 نانومتری خود را با سه گره جدید توسعه می‌دهد: N3P، N3X و N3AE. N3P اصلاح N3E با هدف افزایش بیشتر در چگالی ترانزیستور است و در عین حال پنج درصد عملکرد بهتر در همان توان یا پنج تا ده درصد بازده انرژی بیشتر در ساعت های مشابه ارائه می دهد. و از آنجایی که این فقط یک کوچک شدن نوری از N3E است، طرح‌های مبتنی بر N3P سازگار با آینده خواهند بود، به این معنی که N3P احتمالاً یک انتخاب محبوب در بین شرکت‌های طراحی تراشه خواهد بود.
خانواده N2 در سال 2026 با N2P گسترش خواهند یافت، که به ارائه انرژی پشتی اضافه می‌کند. درست مانند PowerVia اینتل و BSPDN سامسونگ، ایده این است که ترانزیستورها را بین شبکه تحویل برق و شبکه سیگنال قرار دهیم و عملکرد ترانزیستور را بهبود بخشیده و در نتیجه مصرف انرژی را کاهش دهیم.
N2P تا سال 2026 آماده تولید حجمی نخواهد بود و TSMC هنوز هیچ رقمی در مورد مقایسه آن با N2 ارائه نکرده است. این یک داستان مشابه با N2X است، نوع طراحی شده برای محاسبات با کارایی بالا که در آن ولتاژها و ساعت ها تا حد کاهش بازدهی تحت فشار قرار می گیرند.
