اینتل می خواهد تا سال 2030 با استفاده از چیپلت ها به 1 تریلیون ترانزیستور در یک بسته دست یابد

Meteor Lake فرصت مناسبی برای اینتل است تا شروع به عمل به وعده‌های داده شده در زمان مدیریت پت گلسینگر، مدیرعامل این شرکت کند. یک: AMD را در آینه عقب رها می کند و دوم: با سیلیکون سری M اپل همخوانی دارد. گلسینگر اخیراً در کنفرانس Hot Chips 34 در مورد این موضوع و موارد دیگر صحبت کرد و استراتژی جدید شرکت را مورد توجه قرار داد.

تصویر بزرگ: این هفته در رویداد سالانه Hot Chips، پت گلسینگر مشتاق در مورد فصل بعدی طراحی ریزمعماری در اینتل صحبت کرد. همه چیز در مورد Foveros است، یک فناوری بسته بندی سه بعدی که به اینتل سرعت بیشتری در یک چشم انداز نیمه هادی چالش برانگیزتر می دهد.

اعتبار تصویر: PCWatch



منبع

در حالی که ممکن است این یک رویکرد گران و پیچیده به نظر برسد، تجزیه یک طرح یکپارچه بزرگ به چیپ‌لت‌ها بازدهی بهتر و انعطاف‌پذیری بیشتری را هنگام انتخاب فناوری فرآیند بهینه برای کاشی‌های CPU، GPU، I/O Expander و SoC فراهم می‌کند. این ماژول ها با استفاده از فناوری ای که اینتل برای پردازنده های Arrow Lake و Lunar Lake نیز استفاده خواهد کرد – 3D Foveros به هم متصل شده اند.

نسل اول اینترپوزر فووروس پهنای باند را در مقایسه با یک اینترپوزر سیلیکونی دو یا سه برابر افزایش می‌دهد و از طرح‌های سه وات تا یک کیلووات بزرگ می‌شود. مانند CPUهای کوتاه مدت Lakefield، اینتل این interposer را با استفاده از یک فرآیند منحصر به فرد 22FFL بهینه سازی شده برای بهره وری انرژی می سازد.

علاوه بر این، توانایی ترکیب و تطبیق کاشی‌های ساخته شده بر روی گره‌های فرآیندی بالغ و پیشرفته به اینتل مزیتی در بخش خدمات ریخته‌گری می‌دهد، جایی که قصد دارد در سال‌های آینده پیشرفت سریعی داشته باشد. Team Blue می تواند از تخصص EUV TSMC نهایت استفاده را ببرد و در عین حال بر روی ترکیب تکنیک های EUV بیشتر در فناوری فرآیند خود کار می کند.

بخونید:  Spanish soccer league wants Google to remove IPTV pirate apps from users' phones

با این حال، این شرکت به خوبی می‌داند که آینده نیمه‌رساناها به جای اینکه ترانزیستورهای بیشتری را روی یک تراشه قرار دهند، در معماری تراشه‌های سیستم روی بسته نهفته است. برای این منظور، اینتل با شرکت هایی مانند AMD، Arm، Samsung، Qualcomm، Google، TSMC و دیگران همکاری می کند تا استاندارد صنعتی جدیدی به نام Universal Chiplet Interconnect Express (UCIe) تعریف کند. این حرکت راه را برای تولیدکنندگان دستگاه هموار می‌کند تا اجزای سازنده‌های مختلف را به راحتی با هم ترکیب کنند.

هر بسته Meteor Lake دارای چهار تراشه است که تنها یکی از آنها از ریخته گری اینتل است. این شرکت ماژول اولیه را با استفاده از یک گره پردازشی Intel 4 تولید خواهد کرد، در حالی که TSMC سه ماژول دیگر را احتمالاً در سه گره مختلف تولید خواهد کرد.

Ponte Vecchio بیش از 100 میلیارد ترانزیستور را در 47 چیپلت بسته بندی می کند و می تواند تا 52 ترافلاپ محاسبات FP32/FP64 را پمپاژ کند. با این حال، اینتل جاه طلبی های بیشتری برای بسته بندی قدرت بیشتر در طراحی های آینده با استفاده از Foveros و EMIB دارد.

پردازنده‌های Core نسل سیزدهم اینتل در افق هستند، اما نباید از نظر ریزمعماری از پیشینیان خود دور شوند. به هر حال، اینتل از همان گره Intel 7 مانند پردازنده‌های Alder Lake استفاده می‌کند، بنابراین چیز زیادی برای هیجان‌انگیز بودن وجود ندارد – صرفه‌جویی در کلاک‌های بالاتر و قابلیت‌های اورکلاک بهتر.

مصرف کنندگان Meteor Lake باید با وجود پیچیدگی بیشتر از سخت افزار قدرتمندتر با قیمتی مشابه بهره مند شوند. اینتل تنها در حال حاضر به تولید حجم محصولات مصرفی با استفاده از بسته بندی 3D Foveros مشغول است. با این حال، این شرکت مطمئن است که می‌تواند پردازنده‌هایی را ارائه کند که در مقایسه با جایگزین‌های یکپارچه و تک‌داستانی، قیمتی برابر یا کمتر دارند.

بخونید:  Self-healing phone screens could be here by 2028

شاید به یاد داشته باشید که اینتل برای اولین بار حدود سه سال و نیم پیش یک فناوری بسته بندی سه بعدی را برای تراشه های منطقی نشان داد. یکی از ویژگی های کلیدی Foveros اتصال چهره به چهره و تراشه روی تراشه است که با استفاده از برجستگی های کوچک 36 میکرونی به دست می آید. این تکنیک به سازندگان اجازه می دهد تا برای عملکرد بهتر و مصرف انرژی کمتر، چیپس هایی مانند پنکیک را روی هم قرار دهند.

در همین حال، تیم بلو روی معماری بسیار هیجان انگیزتری به نام Meteor Lake کار می کند که دارای پیکربندی چیپلت است. برخلاف رقیب AMD، اینتل تمایلی به دور شدن از طرح‌های یکپارچه و سیستم روی تراشه نداشت و تاکنون تنها رویکرد ماژول‌های چندگانه را با پردازنده‌های سرور مانند خانواده Sapphire Rapids و پردازنده‌های گرافیکی شتاب‌دهنده محاسباتی مانند سری Ponte Vecchio پیاده‌سازی کرده است.

همچنین شایان ذکر است که اینتل قصد دارد از Foveros به همراه فناوری 2.5 بعدی، Embedded Multi-Die Interconnect Bridge (EMIB) خود استفاده کند که در خانواده محصولات Stratix و Agilex FPGA برای اتصال قالب‌های مجاور در هواپیمای دوبعدی استفاده می‌شود. این شرکت در حال حاضر از این تکنیک‌های بسته‌بندی در پردازنده‌های Sapphire Rapids خود استفاده می‌کند، که انتظار داریم تا اواخر امسال برای مشتریان مرکز داده ارسال شود. همین امر در مورد پردازنده‌های گرافیکی Ponte Vecchio نیز صدق می‌کند، که ظاهراً 2.5 برابر قدرتمندتر از A100 انویدیا خواهند بود، اگر از اعداد اینتل استفاده کنیم.

Gelsinger می گوید که این شرکت می خواهد تا سال 2030 به یک تریلیون ترانزیستور در یک بسته واحد دست یابد و در حال حاضر با فناوری هایی مانند Foveros Omni و Forveros Direct گام هایی در این مسیر برداشته است. در تئوری، اینتل در نهایت می تواند از اتصالات پیوندی هیبریدی با برجستگی های 1 میکرونی استفاده کند و چندین کاشی قالب بالایی را با پایه های تولید شده در گره های فرآیندی مختلف مخلوط کند. انتظار می رود تا سال آینده تولید حجمی داشته باشد.

بخونید:  BMW, GM, Honda and other automakers join hands for new EV charging network to rival Tesla

در حالی که اینتل جزئیات زیادی در مورد عملکردی که می‌توانیم از کاشی اتصال Foveros انتظار داشته باشیم وارد نمی‌کند، به ما گفته می‌شود که این فناوری برای اجرا در «چند گیگاهرتز» حتی در یک پیکربندی غیرفعال طراحی شده است. حتی شایعاتی وجود دارد مبنی بر اینکه پردازنده‌های نسل چهاردهم قابلیت‌های ردیابی پرتو را یکپارچه خواهند کرد، اما باید منتظر ماند و دید. AMD با طراحی چیپ‌لت‌ها موفقیت‌های زیادی داشته است، بنابراین جالب است که ببینیم اینتل با دنبال کردن مسیری مشابه چقدر می‌تواند عملکرد خوبی داشته باشد.